Pages: [1] 
|
 |
|
|
Author
|
Topic: How to setup Xilinx ISE on Linux (Read 2723 times)
|
|
|
|
|
|
SP9BSL
positron
alter Hase
 Offline
Posts: 443
 
|
 |
Re:How to setup Xilinx ISE on Linux
« Reply #2 on: 15. April 2020, 11:07:20 »
|
|
Andreas,
would you like to move to Altera/Intel chips? I have board which works great, another one built by my friend works too, 3 more are assembled. you are trying to learn ISE with I can't help nor join, but we can work with Quartus (also free for Linux). As you are at the start of learning curve why just not join me? I can send you the board instantly, at least you have one person (me) ready to answer fpga questions...
The rest of the boards (filter and base board) are in production, 80W amplifier is curently at final stage pcb development. The schematics/pcb views are in private area. Also the power amplifier harmonics/IMD and receiver measurements I have published some time ago.
|
|
 Logged
|
73 Slawek
|
|
|
DF8OE
Administrator
Offline
Posts: 6284
Stellvertr. OVV I40, Jugend / Nachwuchsreferent
|
|
Re:How to setup Xilinx ISE on Linux
« Reply #3 on: 15. April 2020, 11:24:37 »
|
|
Hallo Thomas,
das ist EIN Board von vielen - und man kann es 100%-ig mit UHSDR verheiraten. Ich denke sogar es ist das was am einfachsten zu verwenden ist.
Nur: was meinst Du "für den Anfang"?
Meine Boards sind komplette Neuentwicklungen. Es sind zwei Boards:
1) SW-Board
0.01...77MHz (ohne Oversampling etc.)
1 x TX, 1 x RX
1 DAC, 2 ADCs die phasenversetzt mit jeweils ~80MHz samplen (ich weiß noch nicht genau ob ich mit 180° Phasenversatz sample oder gleich mit Quadratur (90°) - ich weiß noch nicht so recht was davon besser ist)
2) VHF/UHF/SHF
70...6000MHz
3 x RX, 3 x TX
AD9363 Transceiverchip
Beide Boards haben einen SPI Flash und einen externen schnellen RAM zusätzlich vorgesehen, wobei ich den RAM aktuell noch nicht nutze(n kann).
Beide Boards haben den gleichen FPGA und die gleichen Schnittstellen (I2S, SPI, USB) und diese sind auch gleich angeschlossen. Ja sogar das PCB-Layout ist in diesen Bereichen identisch. Sie unterscheiden sich nur in dem, was davor ist (ADC/DAC bzw. AD9363). Das bedeutet natürlich, dass große Teile der FPGA-Firmware identisch sein werden.
Ich verwende nicht den Cyclone-FPGA mit dem Code von N2ADR. Ich verwende den Spartan XC6LX9. Das ist schon mal weder hardware- noch softwarekompatibel mit dem Cyclone. Es ist auch nur sehr bedingt möglich Code von N2ADR zu übernehmen, da die FPGAs anders designed sind. Das war aber alles Absicht. Ich wollte nicht die schnellere Lösung - sondern die eigene.
Das von Dir gezeigte Board geht bestimmt - aber es hilft Dir nicht bei einer FPGA-Entwicklung für den OVI40. Es sind komplett andere Entwicklungsumgebungen. Selbst die UHSDR-Entwicklung ist nicht identisch. Wenn das mit den beiden Datenstreams klappt (48KHz und "Spektrumstream") dann müsste ich den Datenstrom auf ein Vielfaches von 48KHz aufsetzen und die beiden Datenstreams verschachteln damit der STM sie einfachst auseinanderbekommt - das ist kompatibel zu gar nichts.
Das Hardwaredesign des VHF/UHF/SHF Teils dürfte nahezu final sein, das des Kurzwellenteils ist es nicht. Wie erzeuge ich den Takt? Extern mit sowas Ähnlichem wie dem 7474? Oder gehe ich mit dem vierfachen Takt gleich in den FPGA und der wirft mir die benötigten Taktsignale für die ADCs raus? Da wird noch Hardware-Forschungsarbeit nötig sein! Die ADCs werden mit 76,8MHz getaktet. Wenn ich mit 180° Phasenversatz arbeite müsste der Systemtakt 153,6MHz betragen, wenn ich mit 90° Versatz arbeite wären es 307,2MHz. Die mittlere Geschwindigkeitsvariante des FPGA geht bis 300MHz - die schnelle bis 550 MHz.
vy 73
Andreas
|
| « Last Edit: 15. April 2020, 12:46:26 by DF8OE » |
Logged
|
Wenn der Wind des Wandels weht, nageln die einen Fenster und Türen zu und verbarrikadieren sich. Die anderen gehen nach draußen und bauen Windmühlen...
qrz.com-Seite von DF8OE
-----------------------------------------------------
>>>> Die Inhalte meiner Beiträge dürfen ohne meine explizite Erlaubnis in jedwedem Medium weiterverbreitet werden! <<<<
|
|
|
|
|
DF8OE
Administrator
Offline
Posts: 6284
Stellvertr. OVV I40, Jugend / Nachwuchsreferent
|
|
Re:How to setup Xilinx ISE on Linux
« Reply #5 on: 15. April 2020, 12:31:03 »
|
|
Hallo Thomas,
in der Tat wird das so nicht funktionieren. Um da nicht nur blind copy & paste zu machen (das ist sowieso nicht meine Welt) muss man von ganz unten anfangen.
Ich habe meine ersten Schritte mit diesem Entwicklungsboard gemacht. Damit kann man prinzipiell auch schon weite Teile der RF-Entwicklung machen. Freilich ist das Board-Design nicht wirklich HF-gerecht. Aber zum Starten ist das schon mal geeignet. Wenn Du schon weite Erfahrungen im Selbstschreiben in irgendeiner Programmiersprache (nicht c&p!!) hast würdest Du das in ein paar Monaten mit entsprechendem Zeit(Lern)-Einsatz hinbekommen. Wenn man noch gar keine Programmiersprache wirklich "spricht" fehlen Dir auch Basics, die Du eben bei jeder Art der Programmierung brauchst. Je mehr Sprachen man spricht desto leichter fällt es neue dazuzulernen.
Bei den FPGA-Tools gibt es sogenannte "Core-Engines". Da kannst Du dann einen kompletten Block nur mit Angabe dessen, was er können soll, designen. Hier zum Beispiel ein FIR
. Es gibt natürlich auch youtube-Tutorials für alle möglichen anderen cores: zum Beispiel einen DDS oder einen CIC oder, oder, oder. Nur reicht es eben nicht die "nebeneinander" zu bauen - man muss sie auch (im FPGA, versteht sich) "richtig verdrahten". Und da das Debuggen eines FPGA ungleich schwieriger ist als eines STM (da schließt Du den STLINK an und gut ist) frisst das unendlich Zeit und Nerven. Vor Allem wenn man vorher noch nie FPGAs designed hat.
vy 73
Andreas
|
| « Last Edit: 15. April 2020, 15:08:42 by DF8OE » |
Logged
|
Wenn der Wind des Wandels weht, nageln die einen Fenster und Türen zu und verbarrikadieren sich. Die anderen gehen nach draußen und bauen Windmühlen...
qrz.com-Seite von DF8OE
-----------------------------------------------------
>>>> Die Inhalte meiner Beiträge dürfen ohne meine explizite Erlaubnis in jedwedem Medium weiterverbreitet werden! <<<<
|
|
|
|
|
Pages: [1] 
|
|
|
|
|
|
|
...
